

MENU **SEARCH** **INDEX** **DETAIL** **JAPANESE**

1 / 1

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 07-162158

(43)Date of publication of application : 23.06.1995

(51)Int.Cl.

H05K 3/46

(21)Application number : 05-339592

(71)Applicant : NEC CORP

(22)Date of filing : 03.12.1993


(72)Inventor : YAMAGUCHI MASAHIRO

(54) MANUFACTURE OF PRINTED WIRING BOARD

(57)Abstract:

PURPOSE: To improve a pad formed on a surface viahole in positional accuracy by a method wherein a surface pattern reference pilot hole is provided at the same time when a surface viahole is bored in a copper clad laminated board.

CONSTITUTION: A surface positioning pilot hole 3 is bored in a copper clad laminate board 1 at the same time when a surface viahole 2a forming hole is provided. Thereafter, the copper clad laminate boards 2 are laminated into one piece, a dry film resist 8 is pasted on the copper clad laminate board 1, and a mask film 9 and the copper clad laminate board 1 are aligned with each other through such a manner that the mark of the mark film 9 is aligned with a ring of an inner plating layer 4 provided onto the inner wall of the surface positioning pilot hole 3 of a surface plating layer removed part 7. A dry film resist 8 is developed and etched, whereby a mounting pad can be formed on the surface viahole 2a without getting out of position.



LEGAL STATUS

[Date of request for examination] 24.06.1994

[Date of sending the examiner's decision of rejection] 02.04.1996

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

BEST AVAILABLE COPY

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平7-162158

(43) 公開日 平成7年(1995)6月23日

(51) Int.Cl.⁶

H 0 5 K 3/46

識別記号

庁内整理番号

F I

技術表示箇所

X 6921-4E

G 6921-4E

Q 6921-4E

審査請求 有 請求項の数 3 F D (全 5 頁)

(21) 出願番号

特願平5-339592

(22) 出願日

平成5年(1993)12月3日

(71) 出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72) 発明者 山口 昌浩

東京都港区芝五丁目7番1号 日本電気株式会社内


(74) 代理人 弁理士 煤孫 耕郎

(54) 【発明の名称】 プリント配線板の製造方法

(57) 【要約】

【目的】 狭小部品実装パッド下にサーフェイスビアホールを形成する。

【構成】 表層と内層を構成する銅張積層板(1)へサーフェイスビアホール用の穴(2)を穿設する際に、表層パターン基準用パイロット穴(3)を同時に形成し、このパイロット穴を基準として、表層のパターンの位置合わせを行なうもので、マスクフィルム(9)と銅張積層板(1)の位置合わせは、表層メッキ除去部(7)の表層位置合わせ用パイロット穴(3)の穴壁部の内層メッキ(4)による輪にマスクフィルム(9)のマークを合わせることにより行い、ドライフィルムレジスト(8)を現像し、エッチングすることにより、サーフェイスビアホール(2a)上に位置ズレすることなく実装用パッド(10)が形成できる。



【特許請求の範囲】

【請求項1】 表層と内層を電氣的に接続するサーフェイスビアホール上に表面実装用パッドを形成するプリント配線板の製造方法において、表層と内層を構成する銅張積層板へサーフェイスビアホール用の穴を穿設する際に、表層パターン基準用パイロット穴を同時に形成することを特徴としたプリント配線板の製造方法。

【請求項2】 表層のパターンを形成する工程において、前記銅張積層板に形成した表層パターン基準用パイロット穴を用いて位置合わせをすることを特徴とする請求項1に記載のプリント配線板の製造方法。

【請求項3】 銅張積層板の表層パターン基準用パイロット穴に、マスクフィルムのマークを合わせることで位置合わせをすることを特徴とする請求項1または2に記載のプリント配線板の製造方法。

【発明の詳細な説明】

【0001】

【産業上の利用分野】本発明はプリント配線板の製造方法に関し、特に部品の表面実装に対応した多層プリント配線板の製造方法に関する。

【0002】

【従来の技術】従来、多層プリント配線板において、各配線層どうしの電氣的接続はスルーホールにより行われる。又、配線を高密度化するために表裏貫通のスルーホールではなく、例えば最外層とその直下の内層とを電氣的に接続するようなサーフェイスビアホールを用いる例もある。一方、近年プリント配線板への部品の実装方法は、挿入法から急速に表面実装方法へと切り替わっている。これにより、スルーホールの機能は部品のリードを挿入する機能から各配線層間の電気接続機能へと変化している。このため、さらに配線密度を向上させるために、サーフェイスビアホール上に表面実装用パッドを配置する方法が注目されている。このプリント配線板の製造方法は、表層と内層を構成する銅張積層板にサーフェイスビアホール用の穴を穿設し、メッキおよび内層側のみ回路を形成した後、この銅張積層板と他の内層および表層を構成する銅張積層板とプリプレグを重ねて、積層する。積層後、貫通スルーホール、一般穴形成用の穴と穿設し、メッキ、回路形成するものである。

【0003】一方、表面実装用部品は、ますます狭ピッチ化、小型化が進んでいる。例えば、QFP (Quad Flat Package) やTAB (Tape Automation Bonding) 等のパッケージはリードピッチが0.5mmピッチから、0.4~0.3mmピッチへと変化してきている。又、チップ部品も1608タイプ(1.6×0.8mm)、1005タイプ(1.0×0.5mm)部品からさらに小型化されていく。これにともない、プリント配線板の部品実装用パッドも微細化されてきており、サーフェイスビアホールと実装用パッドとの位置合わせ精度の向上が必要となる。位置合

せ精度を悪化させる要因としては、(1)内層回路形成時の穴とパターンのズレ、(2)積層時の各銅張積層板間のズレ、(3)貫通穴穿設時のズレ、(4)表層回路形成時の穴とパターンのズレがある。位置合わせ精度向上のため、特開平4-73996にあるように、あらかじめ内層に基準マークを設けておき、これをX線で読み取り、貫通穴穿設用の原点を補正する方法がある。本方法では、各銅張積層板間のズレを抑制することが可能である。

【0004】

【発明が解決しようとする課題】前述した、従来技術では、内層回路形成時の穴とパターンのズレ、貫通穴穿設時のズレ、表層回路形成時の穴とパターンのズレの合計量を0.175mm見込む必要がある。このため最小のパッド幅は、0.15mm(サーフェイスビア最小径)+0.175mm×2=0.5mmとなる。近年増加している0.5mmピッチ用のパッド幅は0.3mm以下であり、従来技術によりサーフェイスビアホール上にパッドを形成した場合、サーフェイスビアホールがはみ出すという問題点があった。

【0005】

【課題を解決するための手段】本発明は、表層と内層を電氣的に接続するサーフェイスビアホール上に表面実装用パッドを形成するプリント配線板の製造方法において、表層と内層を構成する銅張積層板へサーフェイスビアホール用の穴を穿設する際に、表層パターン基準用パイロット穴を同時に形成することを特徴としたプリント配線板の製造方法であり、また、表層のパターンを形成する工程において、前記銅張積層板に形成した表層パターン基準用パイロット穴を用いて位置合わせをすることを特徴とするプリント配線板の製造方法である。

【0006】

【作用】本発明のプリント配線板の製造方法においては、表層と内層を構成する銅張積層板にサーフェイスビアホール用の穴を穿設する際に、表層パターン基準用パイロット穴を同時に形成する工程と、表層のパターンを形成する工程において、銅張積層板に形成した表層パターン基準用パイロット穴を用いて位置合わせをする工程を持つもので、サーフェイスビアホール上に形成するパッドの位置精度を向上させることができ、プリント配線板の高密度化ができるものである。

【0007】

【実施例】次に本発明の実施例について図面を参照して説明する。

【実施例1】図1~図5は、本発明の一実施例のプリント配線板の製造方法の断面図である。銅張積層板(1)にサーフェイスビアホール形成用穴(2)を穿設する。これと同時に表層位置合わせ用パイロット穴(3)を穿設する(図1(A))。この銅張積層板(1)に内層メッキ(4)を形成し(図1(B))、内層面のみ所望の

パターンを形成する。(13)はプリント配線板の内装信号パターンであり(図4、5は図示せず)、(2a)はサーフェイスピアホールである(図2(C))。次に銅張積層板(1)をブリブレッグを挟み、積層後貫通スルーホール形成用穴(5)を穿設する(図2(D))。この貫通スルーホール形成用穴(5)の基準点は、内層認識マークを利用する等の公知の技術で行なう。

【0008】積層により一体化し、貫通スルーホール(5a)を形成する貫通スルーホール形成用穴(5)を穿設した銅張積層板(1)に、表層メッキ(6)を形成した後(図3(E))、外層位置合せ用パイロット穴(3)上の表層メッキを除去し、表層メッキ除去部(7)を形成する(図3(F))。表層メッキの除去は、例えば機械的な研磨や、化学的なエッチングによる。この時、多少の内層メッキが除去されても支障はない。次に、銅張積層板(1)にドライフィルムレジスト(8)を貼付し、マスクフィルム(9)によりパターンニングをする。マスクフィルム(9)と銅張積層板(1)の位置合わせは、表層メッキ除去部(7)の表層位置合わせ用パイロット穴(3)の穴壁部の内層メッキ(4)による輪にマスクフィルム(9)のマークを合わせることにより行う(図4(G))。ドライフィルムレジスト(8)を現像し(図4(H))、エッチングすることにより、サーフェイスピアホール(2a)上に位置ズレすることなく実装用パッド(10)が形成できる(図5(I))。このマスクフィルム(9)と銅張積層板(1)の位置合わせは、数箇所の外層位置合せ用パイロット穴(3)で行うことかできるので、位置ズレすることなく実装用パッド(10)が形成できるものである。

【0009】〔実施例2〕次に、表層位置合わせ用パイロット穴とマスクフィルムのマークの関係について図6を用いて説明する。図6(A)は、表層位置合わせ用パイロット穴とマスクフィルムとの関係を透視した図であり、図6(B)は、図6(A)のX-X'部の断面を示した図である。銅張積層板(1)に、直径1.0mmの表層位置合わせ用パイロット穴(3)を穿設し、厚さ0.02mmの内層メッキ(4)をしておく。この部分の表層メッキ(6)を除去すると、0.96mmの円周が認識できる。マスクフィルムに0.85mmの円状の非光透過部(11)と、外径1.11mm、内径0.85mmの輪状の光透過部(12)を設けておき、この光透過部内に内層メッキによる円周部分を入れることにより、合わせズレ±0.05mmの精度で位置合わせをすることができ

る。これによりサーフェイスピアホール径が0.15mmの場合、パッド幅0.25mmまでのパッドが配置可能となる。

【0010】

【発明の効果】以上説明したように、本発明によれば、表層と内層を電気的に接続するサーフェイスピアホール上に表面実装用パッドを形成するプリント配線板の製造方法において、表層と内層を構成する銅張積層板へ、サーフェイスピアホール用の穴を穿設する際に、表層パターン基準用パイロット穴を同時に形成し、表層のパターンを形成する工程において、この基準用パイロット穴を用いて位置合わせをすることをしたので、サーフェイスピアホール上に形成するパッドの位置精度を向上させることが可能となる。これにより、パッド幅を狭小化することが可能となり、近年増加している狭ピッチ部品実装用パッド(例えば、0.5mmピッチ)下にサーフェイスピアホールを形成できるため、プリント配線板の高密度化ができるという効果を奏するものである。

【図面の簡単な説明】

【図1】本発明の一実施例の工程断面図

【図2】本発明の一実施例の図1に続く工程断面図

【図3】本発明の一実施例の図2に続く工程断面図

【図4】本発明の一実施例の図3に続く工程断面図


【図5】本発明の一実施例の図4に続く工程断面図

【図6】本発明の一実施例の位置合わせを説明する図で(A)は透視図、(B)は図6(A)のX-X'線断面図


【符号の説明】

- 1 銅張積層板
- 2 サーフェイスピアホール形成用穴
- 2a サーフェイスピアホール
- 3 表裏位置合わせ用パイロット穴
- 4 内層メッキ
- 5 貫通スルーホール形成用穴
- 5a 貫通スルーホール
- 6 表層メッキ
- 7 表層メッキ除去部
- 8 ドライフィルムレジスト
- 9 マスクフィルム
- 10 実装用パッド
- 11 非光透過部
- 12 光透過部


【図1】




【図6】




【図2】



【図5】



【図3】



【図4】

